Функции

■ Архитектура высокой плотности с 4 608 до 68 416 ЛЕЙ

● Встроенные блоки памяти M4K

● Доступно до 1,1 Мбит ОЗУ без уменьшения доступной логики

● 4 096 бит памяти на блок (4 608 бит на блок, включая 512 бит четности)

● Переменные конфигурации портов ×1, ×2, ×4, ×8, ×9, ×16, ×18, ×32 и ×36

● Истинная двухпортовая операция (одно чтение и одна запись, два чтения или две записи) для режимов ×1, ×2, ×4, ×8, ×9, ×16 и ×18

● Байт позволяет маскировать ввод данных во время записи

● Работа до 260 МГц

Встроенные множители

● До 150 18-× 18-битных множителей, каждый из которых настраивается как два независимых 9-× 9-битных множителя с производительностью до 250 МГц

● Дополнительные входные и выходные регистры

Расширенная поддержка ввода-вывода

● Поддержка высокоскоростного дифференциального ввода/вывода стандартов, включая LVDS, RSDS, mini-LVDS, LVPECL, дифференциальный HSTL и дифференциальный SSTL

● Поддержка несимметричного стандарта ввода/вывода, включая 2,5 В и 1,8 В, SSTL класса I и II, 1,8 В и 1,5 В HSTL класса I и II, 3,3 В PCI и PCI-X 1,0, 3,3-, 2,5-, 1,8- и 1,5-В LVCMOS и 3,3-, 2,5- и 1,8-В LVTTL

● Спецификация локальной шины PCI (PCI SIG) Межсоединений периферийных компонентов (PCI SIG), соответствие версии 3.0 для работы 3,3 В на частоте 33 или 66 МГц для 32- или 64-разрядных интерфейсов

● PCI Express с внешним TI PHY и функцией Altera PCI Express ×1 Megacore®

● Совместимость со спецификацией PCI-X 1.0 133 МГц

● Поддержка высокоскоростной внешней памяти, включая DDR, DDR2 и SDR SDRAM, а также QDRII SRAM поддерживается добавлением функций Altera IP MegaCore для простоты использования

● Три выделенных регистра на элемент ввода-вывода (IOE): один входной регистр, один выходной регистр и один регистр включения вывода

● Программируемая функция удержания шины

● Программируемая функция прочности выходного привода

● Программируемые задержки от контакта до IOE или логического массива

● Группировка банков ввода/вывода для уникальных настроек банка VCCIO и/или VREF

● Поддержка стандартов multiVolt™ I/O для 1,5-, 1,8-, 2,5- и 3.3-интерфейсов

● Поддержка работы с горячими разъемами

● Трехстороннее состояние со слабым подтягиванием на контактах ввода-вывода до и во время настройки

● Программируемые выходы с открытым стоком

● Поддержка последовательной терминации на кристалле

Гибкая схема управления тактовой частотой

● Иерархическая тактовая сеть для производительности до 402,5 МГц

● До четырех ФАПЧ на устройство обеспечивают умножение и деление тактовых импульсов, сдвиг фаз, программируемый рабочий цикл и внешние тактовые выходы, что позволяет управлять тактовыми сигналами на системном уровне и контролировать перекос

● До 16 глобальных тактовых линий в глобальной тактовой сети, которые работают по всему устройству

Конфигурация устройства

● Быстрая последовательная конфигурация позволяет настраивать время менее 100 мс

● Функция распаковки позволяет уменьшить объем памяти программных файлов и сократить время настройки

● Поддержка нескольких режимов конфигурации: активный последовательный, пассивный последовательный и конфигурация на основе JTAG

● Поддержка конфигурации через недорогие последовательные устройства конфигурации

● Конфигурация устройства поддерживает несколько напряжений (3,3, 2,5 или 1,8 В)

Интеллектуальная собственность

● Поддержка мегафункций Altera и Altera MegaCore, а также поддержка мегафункций Altera Megafunctions Partners Program (AMPPSM) для широкого спектра встроенных процессоров, встроенных и внечиповых интерфейсов, периферийных функций, функций DSP, а также функций и протоколов связи. Посетите Altera IPMegaStore по адресу www.altera.com, чтобы загрузить функции IP MegaCore.

● Поддержка встраиваемых процессоров Nios II

http://ru.misuxin-en.com/